


Introducció.

L'objectiu d'aquest document és especificar els trets generals d'un sistema micro-processat basat en dispositius de la família MCS'51. Basant-nos en aquestes especificacions, i valorant alternatives, podrem dissenyar (i construir) un maquinari que ens permetrà desenvolupar aplicacions. El sistema serà desenvolupat seguint les següents directrius:

- **Simplicitat.** Aquest sistema s'ha de poder construir amb eines 'casolanes' i a ser possible amb la major part del material 'reciclat'.
- **Baix Cost.** Permetrà reduir els costos (potser sacrificant prestacions) a nivells assumibles a qualsevol butxaca.
- **Completa.** Tot i els dos requisits anteriors volem disposar dels perifèrics necessaris per diverses aplicacions. Incorporarà 'on-board': font d'alimentació, memòries, bus d'expansió (per afegir-hi perifèrics), connexions per a teclat matricial i visualitzadors LCD, adaptadors de nivells per línies sèrie i un expansor paral·lel tipus PPI (8255).
- **Escalable.** Aprofitant el fet que hi ha diversitat de fabricants que produeixen 'variants' o 'ampliacions' basats en un nucli '51 compatibles amb el joc d'instruccions i/o 'patillatge', el sistema admetrà, sense modificacions, aquests dispositius. Concretament dissenyarem per 'aprofitar' les característiques dels processadors 80C320 i 89C420 de Dallas, els AT89C5X d'Atmel, les sèries 'FX' de Philips i la sèrie RISC 'AVR' (tipus 8515) també d'Atmel.


Antecedents: Considerarem, com a punt de partida, alguns d'ells (segur que en passarem molts 'per alt'). Intentarem recollir aquells detalls 'de qualitat', de cada sistema, que més ens convinguin.

- Un sistema molt complet (i de 'venta al públic' a un cost raonable) és el de Paul Stoffregen. El trobareu a: <http://www.pjrc.com/tech/8051/board4/>. Si l'objectiu és 'programar immediatament', aquesta és la millor solució; per als que volem 'construir-ho des de zero' ens hi fixarem.
- Sota la denominació 'Darien', des de 1993 i fins 2001, he construït diverses versions del sistema que estem definint (no m'importa que, a partir d'ara, canviï la 'denominació'). Més que als detalls lògics farem referència als físics, concretament al enrutat. Fotos de les versions '1.4' i '2.3'.



Com a comentari, la versió 1.4 es munta en un circuit imprès de simple cara (amb pocs ponts) fabricat 'a casa'. La principal característica de la versió 2.3 és la simplicitat a l'hora d'afegir perifèrics (expansió totalment descodificada) i afegirem que la qualitat de la fabricació a 'LAB Circuits' li dona una 'robustesa compacta'. Podeu consultar el manual d'Olorim 2.3 (porta un 552 però conserva l'estructura de la versió) per veure'n els principals trets.


- A la revista Elektor, sota el títol "Placa Microcontroladors Flash para 89S8252" hi ha un exemple d'un sistema basat en microcontroladors 'evolucionats' cal esmentar, que posteriorment van fer servir el mateix disseny per muntar-hi (i aprofitar-ne les característiques) un DS89C420 de Dallas. Cal esmentar que es tracta d'un sistema de 'desenvolupament pur', implica necessàriament un micro amb memòria de codi interna i té 'pocs perifèrics' (cal afegir-los a través del bus).



Tenint en compte (o com a punt de partida) els anteriors sistemes, hem decidit incloure les següents característiques:


- Microprocessador compatible 8032 en format 'DIL' de 40 pines.
- Memòries externes de CODI i DADES. Una EPROM de 32KBytes i una RAM de 32 Kbytes. LA memòria RAM permet l'execució de codi en la configuració 'combinada'.
- Font d'alimentació (regulador) en la mateixa placa. Permet muntar un regulador commutat o bé una font lineal.
- Lògica necessària per la connexió 'directa' d'un teclat matricial (fins a 8x8) i d'un visualitzador LCD (del tipus '14 pins' o bé del tipus '20pins', aquests últims gràfics).
- Driver de línia sèrie RS-232.
- Una 'PPI' (8255) oferint 3 ports d'E/S.
- Bus d'expansió totalment descodificat que permet la connexió 'directa' de fins a quatre perifèrics 'de 16 adreces'.
- Format de tarja 'EUROPA' (100x160 mm) de simple cara 'amb ponts'.

L'esquema teòric del circuit és el següent:




Title		Number	
A3		PLACA MICRO CURS 03/04	
Date: 06/04/2004	Drawn by: MMS	Size	Rev
Filename: D:\A3\A301	Sheet		of


El 'mapa de punts' a efectuar per la cara superior és el següent:




La disposició dels components a la cara superior és:



Els components de la cara inferior (vista 'de sota'):



El traçat de les pistes (vista 'de sota'):



Actualment aquest és l'estat de l'art. Ens trobem en el punt que n'hem construït deu unitats i estem de 'posta en marxa'. Paral·lelament s'està redactant un document (tipus 'manual de l'usuari') en el que es trobaran àmpliament comentats tots els aspectes.

Per tal de verificar el correcte muntatge (bàsicament detectar creuaments) dels components de la placa hem dissenyat i construït una eina que 'emula' el funcionament del microprocessador. Aquesta placa es connecta al port paral·lel d'un PC i pot generar qualsevol 'cronograma' (incloses lectures) sobre els busos d'adreces, dades i control (#RD, #WR, ALE i #PSEN) del micro.

El seu funcionament és molt senzill i efectiu. Aprofitant les característiques del port paral·lel del PC podem llegir o escriure una dada de 8 bits sobre el port0 del micro i 'presentar' qualsevol combinació sobre les línies d'adreces i control.

El port paral·lel (connector J1) té un bus de dades bidireccional (de D0 a D7) (cal que la implementació sigui 'bidireccional' o bé 'EPP'; no funcionarà en mode 'ECP') que connectem directament (a través d'un búffer del tipus 74245, U1) al port0 del micro (U3). D'aquesta manera, llegint o escrivint al port de dades (adreça 'base+0', 0x378 per LPT1) estem actuant sobre 'P0'.

Ademés d'aquest 'bus', el port té quatre línies 'de sortida'.

La línia 'STROBE' s'utilitza per posar en 'alta impedància' el búffer (74245) i els registres de desplaçament (4094) de manera que 'el podem desconnectar' del sistema. El conjunt format pel transistor Q1 i les resistències associades només actua com a 'inversor' i 'buffer' per tal d'adaptar la lògica i encendre un led indicador.

Les tres línies restants governen un registre de desplaçament de 16 bits (encadenant-ne dos de 8). El senyal present en l'entrada 'DATA' (corresponent al senyal INIT del port) és desplaçada a cada flanc ascendent del senyal 'CLK' (corresponent al senyal 'AFD' o 'Auto Feed' del port). Un cop s'ha desplaçat la combinació 'adequada' (tots els setze bits), dins els registres, un pols de 'ST' (connectat al senyal 'SELIN' o 'Select In') fa que 'apareixi' en les sortides 'Qi'.


El dispositiu 'U3' corresponent a 'un micro' físicament és un connector per cable plà que, a mode de 'sonda', reemplaça el processador de la placa a provar.

L'alimentació del circuit es pren de la mateixa placa micro a través d'aquesta 'sonda'.

La estratègia que seguirem és 'substituir' la EPROM de la placa per uns leds (adequadament connectats) i veure si, al variar un senyal, se n'encenen més d'un (indicant-nos quines línies són creuades) o bé si no s'en encén cap (indicant un circuit obert). Un cop tots els senyals arriben 'correctament' a la EPROM, el micro 'ja executa' i podem passar altres tipus de 'tests'. Es pot modificar/ampliar el codi per tal d'efectuar qualsevol tipus de test sobre tots els perifèrics (RAM, PPI, expansió...).

Per entendre alguns conceptes sobre la programació del port paral·lel recomanem les lectures sobre el tema a <http://www.beyondlogic.org> .

L'esquema de l'eina 'Su_ATAC' és a la plana següent.



Bus de senyals dels registres

Bus de senyals d'Adreces/Control

Title		Su A.T.A.C.		Rev
Size	A4	Number		
Date	13/04/2004	Drawn by	Miki	
Filename	SUATAC.S01	Sheet	of	